书目详细信息
： Verilog HDL实用教程
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-121-44867-6:CNY69.00 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | Verilog HDL实用教程/.王金明,徐程骥编著 |
| 出版发行项： | 北京:,电子工业出版社:,2023 |
| 载体形态项： | XI,296页:;+图,照片:;+26cm |
| 丛编项： | 普通高等教育fDA技术教材 |
| 提要文摘： | 本书系统讲解Verilog HDL语言规则、语法体系,以Verilog-2001和Verilog-2005两种语言标准为依据,精讲语言,全面梳理,知识点系统全面。本书立足语言本身,按照语言体系编排内容,涵盖所有常用语法规则,补充Verilog-2005中新的语言点,既适合作为必备语法资料查询,也适合有一定设计基础的读者学习。主要内容包括Verilog HDL入门、数据类型、表达式、门级和开关级建模、数据流建模、行为级建模、层次结构、任务与函数、Test Bench测试与时序检查、面向综合的设计、有限状态机设计、Verilog HDL设计实例等,重点聚焦Verilog HDL综合和仿真,对语言、语法规则用案例进行阐释,用综合工具和仿真工具进行验证,利于读者加深理解。 |
| 题名主题： | VHDL语言 程序设计 高等学校 教材 |
| 中图分类： | TP312 |
| 个人名称等同： | 王金明 编著 |
| 个人名称等同： | 徐程骥 编著 |
| 记录来源： | CN 百万庄 20231007 |